Différences

Ci-dessous, les différences entre deux révisions de la page.

--- archives:486vs68040 [2021/05/12 21:58] – créée frater
+++ back2root:archives:486vs68040 [2024/03/03 21:38] (Version actuelle) – [Tableau] frater
@@ Ligne 12: / Ligne 12: @@
 A selection of points of comparison between the 80486 and the MC68040 is listed in Table 1.1.
-Looking carefully at the table, one can perceive only a single line indentically marked in both columns: both chips have an on-chip FPU, conforming to the IEEE 754-1985 standard.
+Looking carefully at the table, one can perceive only a single line identically marked in both columns: both chips have an on-chip FPU, conforming to the IEEE 754-1985 standard.
 All other data are different, although quite close in some instances. The points of difference between the 80486 and the MC68040 will be discussed next in some detail.
-         Table 1.1   Comparison of Intel 80486 and Motorola MC68040
-<code>
+{{tablelayout?rowsHeaderSource=Auto}}
--------------------------------------------------------------------------------
+^  Feature                                                      ^  Intel 80486  ^  Motorola MC68040                   ^
-       Feature                         Intel 80486       Motorola MC68040
+| FPU on Chip                                                   | Yes (IEEE)    | Yes (IEEE)                          |
--------------------------------------------------------------------------------
+| CPU General-Purpose 32-bit Registers                          | 8             | 16; 8 Data/8 Address                |
-FPU on Chip                            Yes (IEEE)        Yes (IEEE)
+| FPU 80-bit Registers                   8 (stack)         8    | 8 (stack)     | 8                                   |
-CPU General-Purpose 32-bit Registers   8                 16; 8 Data/8 Address
+| MMU on Chip                                                   | Yes           | Yes; Dual: Data, Code               |
-FPU 80-bit Registers                   8 (stack)         8
+| Cache on Chip                                                 | 8k Mixed      | 4k Data + 4k Code                   |
-MMU on Chip                            Yes               Yes; Dual: Data, Code
+| Segmentation                                                  | Yes           | No                                  |
-Cache on Chip                          8k Mixed          4k Data + 4k Code
+| Paging                                                        | Yes; 4k/page  | Yes; 4k or 8k/page                  |
-Segmentation                           Yes               No
+| TLB (or ATC) size                                             | 32 entries    | 64 entries in each: Data, Code ATC  |
-Paging                                 Yes; 4k/page      Yes; 4k or 8k/page
+| Levels of protection                                          | 4             | 2                                   |
-TLB (or ATC) size                      32 entries        64 entries in each: Data, Code ATC
+| Instruction pipeline stages            5                 6    | 5             | 6                                   |
-Levels of protection                   4                 2
+| Pins                                   168               179  | 168           | 179                                 |
-Instruction pipeline stages            5                 6
-Pins                                   168               179
--------------------------------------------------------------------------------
-</code>
 ==== CPU General-Purpose Registers ====

Nox-Rhea WiKi

Outils pour utilisateurs

Outils du site

Différences

Outils de la page